工作职责:

-参与面向AI场景的高速互联的设计研发
-负责FPGA&ASIC硬件逻辑的设计研发
-负责FPGA&ASIC硬件逻辑的仿真验证
-完成与上述工作关联的其他工作

任职要求:

-计算机、电子等相关专业
-精通systemverilog或verilog语言，掌握FPGA开发验证时序优化技巧
-熟悉cocotb，uvm等仿真工具
- 熟练掌握tcl，perl，bash，makefile等脚本语言
-熟悉PCIE，100G以上Ethernet
-有RDMA或其他高速互联相关经验者优先