工作职责:

-设计云端AI通用处理器的片上互连，高速缓存子系统和高速缓存一致性协议
-负责AI芯片memory hierarchy相关的性能瓶颈定位
-参与AI芯片SoC架构
-参与ip集成验证并且tape out等全流程

任职要求:

-计算机、微电子、通信等相关专业背景，熟悉计算机体系结构
-精通数字电路设计流程，熟练使用Verilog语言进行硬件设计
-有参与流片的经验，熟悉RTL综合, Floorplan 到后端时序收敛的流程
-熟悉主要总线协议, 设计实现过一个或多个存储层级相关IP，如cache、TLB/MMU、NoC等
-具有良好的沟通能力，团队协作和总结归纳能力
加分项
-有gddr/lpddr/hbm子系统性能调优经验
-有大型SOC性能调优经验
-对AI芯片软件栈有一定了解